聪明文档网

74ls161计数器

74ls161计数器
一、multisim仿真芯片图

二、介绍及引脚功能
74ls161是模长M=16的加法计数器
1.输入端
A，B，C，D置数端
ENP，ENT计数控制端（高电平有效）
LOAD同步置数端（低电平有效）

CLR异步清零端（低电平有效）
CLK时钟信号
2.输出端
QA，QB，QC，QD输出端
RCO进位输出端
三、真值表

四、74ls161应用电路
1.M=6加法计数器（同步清零）
波形图如下

《74ls161计数器.doc》

将本文的Word文档下载，方便收藏和打印